大学MOOC 计算机组成原理(对外经济贸易大学)1451719181 最新慕课完整章节测试答案
第一章 计算机系统概论
第一章 单元测验
1、单选题：
计算机硬件能直接执行的是
选项：
A: 高级语言
B: 机器语言
C: 汇编语言
D: 任何语言
答案: 【 机器语言】
2、单选题：
下列说法中，错误的是
选项：
A: 软件与硬件具有逻辑功能的等价性
B: 固件功能类似软件，形态类似硬件
C: 计算机系统层次结构中，微程序属于硬件级
D: 寄存器的数据位对微程序级用户透明
答案: 【 寄存器的数据位对微程序级用户透明】
3、单选题：
完整的计算机系统通常包括
选项：
A: 运算器、控制器、存储器
B: 主机、外部设备
C: 主机和应用软件
D: 硬件系统与软件系统
答案: 【 硬件系统与软件系统】
4、单选题：
计算机的字长与下列哪项指标密切相关
选项：
A: 运算精确度
B: 运算速度
C: 内存容量
D: 存取速度
答案: 【 运算精确度】
5、单选题：
CPU地址线数量与下列哪项指标密切相关
选项：
A: 运算精确度
B: 运算速度
C: 内存容量
D: 存储数据位
答案: 【 内存容量】
6、单选题：
下列属于冯•诺依曼计算机的核心思想是
选项：
A: 存储器按地址访问
B: 存储程序和程序控制
C: 采用补码
D: 采用总线
答案: 【 存储程序和程序控制】
7、多选题：
下列关于计算机系统层次结构的描述中，正确的是
选项：
A: 不同层次面向不同用户，看到计算机的属性不同
B: 低层代码执行效率比高层代码执行效率高
C: 低层用户对硬件的透明性比高层用户要低
D: 指令集架构层是软、硬件间的接口
答案: 【 不同层次面向不同用户，看到计算机的属性不同;
低层代码执行效率比高层代码执行效率高;
低层用户对硬件的透明性比高层用户要低;
指令集架构层是软、硬件间的接口】
8、多选题：
下列关于硬件与软件关系的描述中，正确的是
选项：
A: 硬件是软件运行的基础
B: 硬件的发展推动了软件的发展
C: 软件的发展也推动硬件的发展
D: 软件能完成的功能及性能与硬件有关
答案: 【 硬件是软件运行的基础;
硬件的发展推动了软件的发展;
软件的发展也推动硬件的发展;
软件能完成的功能及性能与硬件有关】
9、多选题：
下列关于计算机字长的描述中正确的是
选项：
A: 字长一般与运算器的数据位相同
B: 字长一般与通用寄存器的位数相同
C: 字长一般与存储器数据位相同
D: 字长一般与存储器的地址位相同
答案: 【 字长一般与运算器的数据位相同;
字长一般与通用寄存器的位数相同】
10、多选题：
下列可用于评价计算机系统性能的指标是
选项：
A: MIPS
B: CPI
C: IPC
D: 字长
答案: 【 MIPS;
CPI;
IPC;
字长】
11、多选题：
下列计算机系统性能评价的描述中正确的是
选项：
A: 程序MIPS值越高，计算机的性能越高
B: 程序的CPI值越低，计算机的性能越高
C: 主频高的机器性能不一定高
D: 同一程序在不同机器上运行时得到的MIPS值不一定相同
答案: 【 主频高的机器性能不一定高;
同一程序在不同机器上运行时得到的MIPS值不一定相同】
12、填空题：
访问256KB的存储空间，需要的地址线数最少为( ）根？ （只需要填阿拉伯数字）
答案: 【 18】
13、填空题：
程序必须存放在哪里才能被CPU访问并执行
答案: 【 主存##%_YZPRLFH_%##存储器##%_YZPRLFH_%##内存】
14、填空题：
某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为 2、3、4、5；该机器的主频为600MHZ，则该机的CPI 为 （保留到小数点后一位）
答案: 【 3.2】
15、填空题：
某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为 2、3、4、5；该机器的主频为600MHZ，则该机的MIPS为 （保留到小数点后一位）
答案: 【 187.5】
16、填空题：
若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为20%、40%、20%、20%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中B类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ。优化后程序的CPI为 （保留到小数点后2位）
答案: 【 1.75】
17、填空题：
若某程序编译后生成的目标代码由A、B、C、D四类指令组成，它们在程序中所占比例分别为20%、40%、20%、20%。已知A、B、C、D四类指令的CPI分别为1、2、2、2。现需要对程序进行编译优化，优化后的程序中A类指令条数减少了一半，而其它指令数量未发生变化。假设运行该程序的计算机CPU主频为500MHZ。优化后程序的MIPS为（保留到小数点后一位）
答案: 【 264.7】
第二章 数据表示
2.1 机器数及特点随堂测验
1、单选题：
设计算机字长 8位，设x = -5, [x]补 为 ( ) (单选）
选项：
A: FBH
B: FDH
C: FAH
D: 05H
答案: 【 FBH】
2、单选题：
系列关于补码机器数的描述中错误的是（ ） （ 单选）
选项：
A: 数的符号用0和1表示
B: 数值“0”的表示唯一
C: 加法和减法按模进行运算
D: 不可能出现一个数的补码与其原码相同
答案: 【 不可能出现一个数的补码与其原码相同】
3、单选题：
下列关于移吗的描述中，错误的是（ ）（单选）
选项：
A: IEEE754浮点数的阶码用移码表示
B: 0表示正数的符号，1表示负数的符号
C: 不可能出现同一个数据的补码与移码相同
D: 通过对一个真值加一个偏移量得到
答案: 【 0表示正数的符号，1表示负数的符号】
2.2 定点数与浮点数据表示随堂测验
1、单选题：
IEEE754浮点数ｘ的二进制存储格式为(41360000)H，其对应的十进制值为( ) （单选）
选项：
A: 11.5
B: 11.375
C: 11.355
D: 10.385
答案: 【 11.375】
2、单选题：
某计算机字长8位，机器数 11111111 对应的十进制真值不可能是( ).（单选）
选项：
A: -1
B: 127
C: 0
D: -128
答案: 【 -128】
2.3 数据校验的基本原理随堂测验
1、多选题：
下列编码中码距为2的编码是( ) （多选）
选项：
A: 0011, 1100, 0000, 0101
B: 00 , 11, 01, 10
C: 000, 101, 110
D: 00000， 11100， 00111， 10100
答案: 【 0011, 1100, 0000, 0101;
000, 101, 110】
2、多选题：
下列关于码距与检错与纠错能力的描述中正确的是 （ ） （多选）
选项：
A: 码距为1的编码不具备任何检错能力
B: 码距为2的编码具有1位检错能力，但无纠错能力
C: 码距为4的编码可检测出2位错误，并可纠正1位错误
D: 码距为4的编码可检测出2位错误，并可纠正2位错误
答案: 【 码距为1的编码不具备任何检错能力;
码距为2的编码具有1位检错能力，但无纠错能力;
码距为4的编码可检测出2位错误，并可纠正1位错误】
3、多选题：
下列关于校验的描述中，正确的是 （ ) （多选）
选项：
A: 校验码的基本原理就是通过增加校验位提高码距，从而使编码具有检错或纠错能力
B: 码距越大，对应编码的检错与纠错能力就越强
C: 码距越大，所需要的校验信息也就多，对应的编码效率就越低
D: 校验既可采用硬件实现，也可采用软件实现
答案: 【 校验码的基本原理就是通过增加校验位提高码距，从而使编码具有检错或纠错能力;
码距越大，对应编码的检错与纠错能力就越强;
码距越大，所需要的校验信息也就多，对应的编码效率就越低;
校验既可采用硬件实现，也可采用软件实现】
奇偶校验 随堂测验
1、单选题：
假设下列字符中有奇偶校验，但没有发生错误，其中采用的是奇校验的是 （ ）（单选）
选项：
A: 11011001
B: 11010111
C: 11010100
D: 11110110
答案: 【 11011001】
2、多选题：
下列关于奇偶校验的描述中，正确的是 （ ） （多选）
选项：
A: 奇校验和偶校验的码距都为1
B: 编码时使用的校验位位数与被校验数据的长度无关
C: 校验时得到的无错结论不可信
D: 校验时得到的有错结论不可信
答案: 【 编码时使用的校验位位数与被校验数据的长度无关;
校验时得到的无错结论不可信】
3、多选题：
设奇偶校验编码总长度大于3位，下列关于基本奇偶校验检错与纠错能力的描述，正确的是 （ ） （多选）
选项：
A: 可以检测1位错误
B: 可以检测2位错误
C: 可以检测3位错误
D: 不能纠正错误
答案: 【 可以检测1位错误;
可以检测3位错误;
不能纠正错误】
第四章、存储系统（一）
4.1 随堂测验
1、单选题：
哈弗结构 （Harvard Architecture）是指 （ ） （单选）
选项：
A: 数据和指令分别存放
B: 数据和指令统一存放
C: 指令和数据分时存放
D: 指令和数据串行存放
答案: 【 数据和指令分别存放】
2、单选题：
如果一个被访问的存储单元，很快会再次被访问，这种局部性是（ ）（单选）
选项：
A: 时间局部性
B: 空间局部性
C: 数据局部性
D: 程序局部性
答案: 【 时间局部性】
3、多选题：
下列关于存储系统层次结构的描述中正确的是（ ）（多选）
选项：
A: 存储系统层次结构由Cache 、主存、辅助存储器三级体系构成
B: 存储系统层次结构缓解了主存容量不足和速度不快的问题
C: 构建存储系统层次结构的的原理是局部性原理
D: 构建存储系统层次结构还有利于降低存储系统的价格
答案: 【 存储系统层次结构由Cache 、主存、辅助存储器三级体系构成;
存储系统层次结构缓解了主存容量不足和速度不快的问题;
构建存储系统层次结构的的原理是局部性原理;
构建存储系统层次结构还有利于降低存储系统的价格】
4、多选题：
下列属于加剧CPU和主存之间速度差异的原因的是（ ） （多选）
选项：
A: 由于技术与工作原理不同，CPU增速度明显高于主存增速率
B: 指令执行过程中CPU需要多次访问主存
C: 辅存容量不断增加
D: 辅存速度太慢
答案: 【 由于技术与工作原理不同，CPU增速度明显高于主存增速率;
指令执行过程中CPU需要多次访问主存】
5、多选题：
下列关于局部性的描述中正确的是 （ ） （多选）
选项：
A: 局部性包括时间局部行和空间局部性
B: 局部性是保证存储系统层次结构高效的基础
C: 顺序程序结构具有空间局部性
D: 循环程序结构具有时间局部性
答案: 【 局部性包括时间局部行和空间局部性;
局部性是保证存储系统层次结构高效的基础;
顺序程序结构具有空间局部性;
循环程序结构具有时间局部性】
4.2 主存数据组织随堂测验
1、多选题：
下列关于大端与小端模式的描述中，正确的是 （ ） （此题为多选题）
选项：
A: 大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中
B: 小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中
C: 0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12
D: 0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x12
答案: 【 大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中;
小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中;
0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12;
0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x12】
2、多选题：
下列关于存储字长的描述中正确的是（ ） （此题为多选题）
选项：
A: 主存一个单元能存储的二进制位数的最大值
B: 存储字长与所存放的数据类型有关
C: 存储字长等于存储在主存中数据类型包含的二进制位数
D: 存储字长一般应是字节的整数倍
答案: 【 主存一个单元能存储的二进制位数的最大值;
存储字长一般应是字节的整数倍 】
4.3 静态存储器工作原理随堂测验
1、单选题：
某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（ ） （单选）
选项：
A: 64K
B: 32KB
C: 32K
D: 64KB
答案: 【 32K】
2、单选题：
一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（ ）（单选）
选项：
A: 48
B: 46
C: 36
D: 39
答案: 【 46】
3、单选题：
一个16K*32位的SRAM存储芯片，其内部采用位数相同的行列地址译码器，则其内部译码输出线的总量为（ ）（单选）
选项：
A: 2^14
B: 2^7
C: 2^8
D: 2^16
答案: 【 2^8】
4.4 动态存储器工作原理随堂测验
1、多选题：
某动态存储器存储单体的容量是64K*8位,采用双译码结构且地址线平均送到两个译码器，刷新周期是2ms 。下列关于动态存储器的描述中正确的是（ ）（多选）
选项：
A: 动态存储器的刷新按行进行
B: 该动态存储器的刷新地址计数器的模为2^8
C: 该动态存储单体的数据线和地址线之和为16
D: 该刷新地址计数器在2ms内必须进行一轮计数循环
答案: 【 动态存储器的刷新按行进行;
该动态存储器的刷新地址计数器的模为2^8;
该动态存储单体的数据线和地址线之和为16;
该刷新地址计数器在2ms内必须进行一轮计数循环】
2、多选题：
下列属于导致DRAM 比SRAM慢的原因是（ ）（多选）
选项：
A: DRAM需要刷新操作
B: DRAM 读写过程中其地址分行、列分时传送
C: 读操作前先要进行预充操作
D: DRAM的容量比SRAM容量大
答案: 【 DRAM需要刷新操作;
DRAM 读写过程中其地址分行、列分时传送;
读操作前先要进行预充操作】
3、多选题：
下列关于DRAM刷新的描述中，正确的是（ ）（多选）
选项：
A: 刷新地址可由CPU给出
B: 集中刷新虽然保持了存储单体的高速特性，但存在死时间
C: 异步刷新方式既保持了存储单体的高速特性，也不存在死时间
D: 分散刷新由于刷新次数过多，大大降低了存储单体的性能
答案: 【 集中刷新虽然保持了存储单体的高速特性，但存在死时间;
异步刷新方式既保持了存储单体的高速特性，也不存在死时间;
分散刷新由于刷新次数过多，大大降低了存储单体的性能】
4、多选题：
下列关于动态存储器的描述中，正确的是 （ ) （多选）
选项：
A: 读操作也具有刷新功能
B: DRAM 比相同工艺的SRAM要慢
C: 某DRAM芯片地址引脚数据为12根，则其容量为16M
D: 工具DRAM 的工作原理可知，相同容量的DRAM 比SRAM 功耗低
答案: 【 读操作也具有刷新功能;
DRAM 比相同工艺的SRAM要慢;
某DRAM芯片地址引脚数据为12根，则其容量为16M;
工具DRAM 的工作原理可知，相同容量的DRAM 比SRAM 功耗低】
4.5 存储扩展随堂测验
1、单选题：
假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址1B1F所在芯片的最大地址是（ ）（单选）
选项：
A: 1BFFH
B: 1FFFH
C: 1000H
D: 0B00H
答案: 【 1FFFH】
2、单选题：
假定用编号为0-3片16K *8位的存储芯片组成一个64K*8位的存储器，从第0片到第3片依次使用64K存储空间中从低到高的16K空间，则编号为2的存储芯片在64K全局空间中的地址范围是（ ） （单选）
选项：
A: 8000H - BFFFH
B: C000H - FFFFH
C: 4000H-7FFFH
D: 2000H-5FFFH
答案: 【 8000H - BFFFH】
3、单选题：
下列关于存储扩展的描述中，错误的是（ ）（单选）
选项：
A: 字扩展时，存储芯片的片选信号一般由地址译码器产生
B: 只做位扩展时，所有存储芯片的片选信号都固定接0
C: CPU的读写控制线应连接到SRAM的读写控制线
D: 只做字扩展时，不同存储芯片相同编号的数据位（如D2）不能连接到CPU数据总线的同一位上
答案: 【 只做字扩展时，不同存储芯片相同编号的数据位（如D2）不能连接到CPU数据总线的同一位上】
存储系统 （一）单元测验
1、单选题：
CPU可直接访问的存储器是
选项：
A: 磁盘
B: 主存
C: 光盘
D: 磁带
答案: 【 主存】
2、单选题：
主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是
选项：
A: 提高存储系统访问速度
B: 简化存储管理
C: 扩大主存容量
D: 支持虚拟存储技术
答案: 【 提高存储系统访问速度】
3、单选题：
存储字长是指
选项：
A: 存储器地址线的二进制位数
B: 存放在一个存储单元中的二进制位数
C: 存储单元总数
D: 寄存器的数据位数
答案: 【 存放在一个存储单元中的二进制位数】
4、单选题：
计算机字长32位，主存容量为128MB，按字编址，其寻址范围为
选项：
A: 0 ~ 32M-1
B: 0 ~ 128M-1
C: 0 ~ 64M-1
D: 0 ~ 16M-1
答案: 【 0 ~ 32M-1】
5、单选题：
字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为
选项：
A: 18
B: 22
C: 24
D: 30
答案: 【 22】
6、单选题：
某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为
选项：
A: 64，16
B: 16，64
C: 16，16
D: 64,64
答案: 【 16，16】
7、单选题：
假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是
选项：
A: 0000H
B: 0600H
C: 0700H
D: 0B00H
答案: 【 0000H】
8、单选题：
计算机系统中的存贮器系统是指
选项：
A: RAM和ROM存贮器
B: Cache
C: 磁盘存储器
D: Cache、主存贮器和外存贮器
答案: 【 Cache、主存贮器和外存贮器】
9、单选题：
用若干片2K´4位的存储芯片组成一个8K´8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是
选项：
A: 0CFFH
B: 0BFFH
C: 1BFFH
D: 0FFFH
答案: 【 0FFFH】
10、单选题：
R