大学MOOC 数字电路与逻辑设计(西安邮电大学)1002244012 最新慕课完整章节测试答案
第一章绪论
数字系统的优越性
1、多选题：
数字系统的优越性主要表现在：
选项：
A: 结果再现性
B: 精度更高
C: 易于设计
D: 可编程性
答案: 【 结果再现性;
精度更高;
易于设计;
可编程性】
最基本的组合电路器件
1、单选题：
通常定义的中规模集成 电路包含门的个数是：
选项：
A: 1-20
B: 20-200
C: 200-2000
D: 2000-10000
答案: 【 20-200】
2、多选题：
最基本的组合电路器件有：
选项：
A: 与门
B: 或门
C: 与非门
D: 非门
答案: 【 与门;
或门;
非门】
3、多选题：
最基本的时序电路器件有：
选项：
A: 寄存器
B: 锁存器
C: 计数器
D: 触发器
答案: 【 锁存器;
触发器】
随堂测试题
1、多选题：
本课程的先进性主要体现在哪些方面？
选项：
A: 硬件
B: 软件
C: 元器件
D: 方法
答案: 【 元器件;
方法】
随堂测验
1、单选题：
FPGA的含义是什么？
选项：
A: 可编程阵列逻辑
B: 可编程逻辑器件
C: 复杂可编程逻辑器件
D: 现场可编程门阵列
答案: 【 现场可编程门阵列】
第二章数制与编码
第1、2章单元测验
1、单选题：
十进制数 120 对应的二进制数是：
选项：
A: 111000
B: 1111000
C: 1110110
D: 1111010
答案: 【 1111000】
2、单选题：
十进制数 16.68 对应的十六进制数是：
选项：
A: 10.BA
B: 12.CD
C: 11.EF
D: 10.AE
答案: 【 10.AE】
3、单选题：
十进制数 38.75 对应的8421BCD码是：
选项：
A: 111000.01110101
B: 00111000.01110101
C: 111000.01010111
D: 00110111.01100100
答案: 【 00111000.01110101】
4、单选题：
十进制数 +45 对应的二进制补码是：
选项：
A: 10101101
B: 00010110
C: 00101101
D: 10110110
答案: 【 00101101】
5、单选题：
十进制数 -47 对应的二进制补码是：
选项：
A: 11010001
B: 11010101
C: 11010011
D: 10100110
答案: 【 11010001】
6、单选题：
十进制数 178.5 对应的余3码是：
选项：
A: 000101111000.0101
B: 010001111000.0101
C: 010010101011.1000
D: 010010101110.1001
答案: 【 010010101011.1000】
7、单选题：
十进制数 22.37 对应的二进制数是：
选项：
A: 10110.0101111
B: 10010.01011
C: 10110.11010
D: 10010.010110
答案: 【 10110.0101111】
8、单选题：
二进制数 100110.11 对应的十六进制数是：
选项：
A: 92.3
B: 26.6
C: 46.3
D: 26.C
答案: 【 26.C】
9、单选题：
二进制数 01000010 对应的格雷码是：
选项：
A: 10001100
B: 01110011
C: 01100011
D: 10110011
答案: 【 01100011】
10、单选题：
二进制数 101111.0111 对应的八进制数是：
选项：
A: 233.23
B: 57.34
C: 274.26
D: 236.34
答案: 【 57.34】
11、多选题：
两个二进制数 的补码相加，有溢出的是：
选项：
A: 01001110+00100011
B: 01000011+01001000
C: 11010111+11001000
D: 10101111+11001111
答案: 【 01000011+01001000;
10101111+11001111】
12、多选题：
与模拟电路相比，数字系统的优越性主要体现在：
选项：
A: 稳定可靠
B: 精度更高
C: 易于设计
D: 速度更快
答案: 【 稳定可靠;
精度更高;
易于设计】
13、多选题：
构成数字电路最基本的器件主要有：
选项：
A: 加法器
B: 门电路
C: 触发器
D: 计数器
答案: 【 门电路;
触发器】
14、多选题：
数字设计的层次主要有：
选项：
A: IC 制造过程级
B: 晶体管级
C: 门电路结构级
D: 逻辑设计级
答案: 【 IC 制造过程级 ;
晶体管级;
门电路结构级;
逻辑设计级】
15、多选题：
二进制加法运算包含的输入、输出变量有：
选项：
A: 进位输入: C in
B: 进位输出 C out
C: 本位差: D
D: 本位和: S
答案: 【 进位输入: C in;
进位输出 C out ;
本位和: S】
随堂测验
1、单选题：
二进制数：（10010111）2 转换成格雷码为：（？）Gray
选项：
A: 11011110
B: 10011001
C: 11011100
D: 11011010
答案: 【 11011100】
第三章数字电路
3.10随堂测验
1、多选题：
下列说法中，哪些是正确的
选项：
A: 当集成块输入模拟信号时，主要应该选择高输入电阻的集成块
B: 当集成块输入模拟信号时，主要应该选择具有抗干扰设计的集成块
C: 当集成块输入数字信号时，主要应该选择输入电流低的集成块
D: 当集成块输入数字信号时，主要应该选择输入电阻低的集成块
答案: 【 当集成块输入模拟信号时，主要应该选择具有抗干扰设计的集成块;
当集成块输入数字信号时，主要应该选择输入电流低的集成块】
2、多选题：
下列说法中，哪些是错误的
选项：
A: 当集成块接收临近单元的信号时，通常采用具有施密特缓冲输入的器件
B: 当集成块接收临近单元的信号时，通常采用具有简单缓冲输入的器件
C: 当集成块接收较远距离单元的信号时，通常采用具有简单缓冲输入的器件
D: 当集成块接收较远距离单元的信号时，通常采用具有施密特缓冲输入的器件
答案: 【 当集成块接收临近单元的信号时，通常采用具有施密特缓冲输入的器件;
当集成块接收较远距离单元的信号时，通常采用具有简单缓冲输入的器件】
3、多选题：
下列说法中，哪些是正确的
选项：
A: 当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件
B: 当集成块输出驱动有源模拟电路时，应该选用小功率集成器件
C: 当集成块输出驱动无源模拟电路时，应该选用较大功率集成器件
D: 当集成块输出驱动发光显示电路时，应该选用较大功率集成器件
答案: 【 当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件;
当集成块输出驱动无源模拟电路时，应该选用较大功率集成器件;
当集成块输出驱动发光显示电路时，应该选用较大功率集成器件】
4、多选题：
下列说法中，哪些是错误的
选项：
A: 当集成块输出驱动无源模拟电路时，该电路等效电阻不能低于某个最小值
B: 当集成块输出驱动无源模拟电路时，该电路等效电阻不能高于某个最大值
C: 当集成块输出驱动无源模拟电路时，主要考虑低电平输出的匹配设计
D: 当集成块输出驱动无源模拟电路时，主要考虑高电平输出的匹配设计
答案: 【 当集成块输出驱动无源模拟电路时，该电路等效电阻不能高于某个最大值;
当集成块输出驱动无源模拟电路时，主要考虑低电平输出的匹配设计】
5、多选题：
当集成块输出驱动有源模拟电路时，为保障能够提供正常输出电流，该电路等效电压源
选项：
A: 不能低于集成块高电平输出最小值
B: 不能高于于集成块高电平输出最小值
C: 不能低于集成块低电平输出最大值
D: 不能高于集成块低电平输出最大值
答案: 【 不能高于于集成块高电平输出最小值;
不能低于集成块低电平输出最大值】
3.1随堂测试
1、多选题：
数字信号的主要特点是
选项：
A: 用于表达数量大小
B: 只有有限个取值状态
C: 只在离散时刻变化
D: 主要用于数学运算
答案: 【 只有有限个取值状态;
只在离散时刻变化】
2、多选题：
数字系统的特点是
选项：
A: 一定可以由逻辑系统构成
B: 一个输入状态可能对应多个输出状态
C: 多个输入状态可能对应相同的输出状态
D: 一定可以完成对数字的算数运算
答案: 【 一定可以由逻辑系统构成;
一个输入状态可能对应多个输出状态;
多个输入状态可能对应相同的输出状态】
3、多选题：
下列真值表中，表达基本逻辑运算的有
选项：
A: 
B: 
C: 
D: 
答案: 【 ;】
4、多选题：
下列逻辑符号中，哪些为基本逻辑单元
选项：
A: 
B: 
C: 
D: 
答案: 【 ;】
5、多选题：
下列哪些单元为基本逻辑单元
选项：
A: INV
B: NAND2
C: NOR3
D: AND2
答案: 【 INV ;
AND2】
3.2随堂测验
1、单选题：
电路结构如下图所示，该电路实现的逻辑单元为
选项：
A: INV
B: NAND2
C: BUFFER
D: OR2
答案: 【 BUFFER 】
2、单选题：
电路结构如下图所示，该电路实现的逻辑单元为
选项：
A: AND2
B: NAND2
C: BUFFER
D: NOR2
答案: 【 AND2 】
3、多选题：
一个CMOS器件由4个MOS器件构成，它可能是
选项：
A: NAND2
B: AND2
C: INV
D: BUFFER
答案: 【 NAND2;
BUFFER】
4、多选题：
下列关于开关电路的说法，哪些是正确的
选项：
A: 开关电路完全由受输入状态控制的开关构成
B: 输入高电平使开关接通，低电平使开关断开
C: 输出通过开关连接电源和接地，获取高电平或低电平
D: 不能将开关电路中所有开关都接通
答案: 【 开关电路完全由受输入状态控制的开关构成;
输出通过开关连接电源和接地，获取高电平或低电平;
不能将开关电路中所有开关都接通】
5、多选题：
下列关于CMOS电路的说法，哪些是正确的
选项：
A: NMOS开关可用于输出获取高电平的连接
B: NMOS开关只用于输出获取低电平的连接
C: MOS开关良好导通时，G与S的状态一定相反
D: MOS开关良好导通时，G与D的状态可能相同
答案: 【 NMOS开关只用于输出获取低电平的连接;
MOS开关良好导通时，G与S的状态一定相反】
3.3随堂测验
1、单选题：
下图电路实现的逻辑运算是
选项：
A: y=a.(b+c)’
B: y=(a.(b+c))’
C: y=a+b.c’
D: y=(a+b.c)’
答案: 【 y=(a.(b+c))’】
2、单选题：
下图电路实现的逻辑运算是
选项：
A: y=(a+b).(c+d)
B: y=(a.b+c.d)’
C: y=a.b+ c.d
D: y=((a+b).(c+d))’
答案: 【 y=(a+b).(c+d)】
3、单选题：
下图电路实现的逻辑运算是
选项：
A: y=a.(b+c)’
B: y=(a.b+c)’
C: y=a.b+c’
D: y=(a+b.c)’
答案: 【 y=(a.b+c)’】
4、多选题：
下列说法中哪些是正确的？
选项：
A: 在CMOS结构中，当2个输入控制的NMOS器件构成串联时，这2个变量控制的PMOS器件一定是并联
B: 在CMOS基本结构中，每个输入一定控制2个MOS器件
C: CMOS结构形成的NAND4中，所有PMOS器件都形成串联
D: 连接有上拉电阻的开路门单元的可能输出状态为高阻态、低电平状态和高电平状态
答案: 【 在CMOS结构中，当2个输入控制的NMOS器件构成串联时，这2个变量控制的PMOS器件一定是并联;
在CMOS基本结构中，每个输入一定控制2个MOS器件;
CMOS结构形成的NAND4中，所有PMOS器件都形成串联】
5、多选题：
采用CMOS结构实现下列逻辑运算时，哪些需要使用8个MOS晶体管
选项：
A: y=(a+b.c)’
B: y=a+b+c
C: y=a+b+c’
D: y=a‘+b
答案: 【 y=a+b+c;
y=a‘+b】
3.4随堂测验
1、单选题：
当电源为5V时，若CMOS反相器的输入电压为3V，输出电压的可能值为
选项：
A: 1V
B: 2V
C: 3V
D: 4V
答案: 【 1V 】
2、单选题：
若CMOS单元的设计指标为：输入高电平最小值 2.8V 输入低电平最大值 2.3V输出高电平最小值 3.9V 输出低电平最大值 0.7V则高电平噪声容限为
选项：
A: 0.5V
B: 1.1V
C: 1.6V
D: 2.1V
答案: 【 1.1V】
3、单选题：
若CMOS单元的设计指标为：输入高电平最小值 2.8V 输入低电平最大值 2.3V输出高电平最小值 3.9V 输出低电平最大值 0.7V则低电平噪声容限为
选项：
A: 0.5V
B: 1.1V
C: 1.6V
D: 2.1V
答案: 【 1.6V】
4、单选题：
设电压单位为V，电流单位为mA，电阻单位为欧姆。当使用5V电源时，若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则高电平驱动能力为
选项：
A: 33.3
B: 20
C: 14.7
D: 13.3
答案: 【 13.3】
5、单选题：
设电压单位为V，电流单位为mA，电阻单位为欧姆。采用5V电源时，若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则NMOS导通电阻为
选项：
A: 275
B: 250
C: 220
D: 200
答案: 【 220】
3.5随堂测验
1、多选题：
下列说法中，哪些是正确的
选项：
A: 在同一芯片上制作大量晶体管就称为集成电路
B: CMOS逻辑单元完全由晶体管在电路板上连接构成
C: 集成电路需要晶体管连接形成功能单元后再进行封装
D: 集成电路的对等性设计要求各逻辑单元的 高电平驱动能力与低电平驱动能力相同
答案: 【 集成电路需要晶体管连接形成功能单元后再进行封装;
集成电路的对等性设计要求各逻辑单元的 高电平驱动能力与低电平驱动能力相同】
2、多选题：
下列说法中，哪些是错误的
选项：
A: 对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力与低电平驱动能力相同
B: 对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍
C: 对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，低电平驱动能力是高电平驱动能力的3倍
D: 对CMOS结构的NOR3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍
答案: 【 对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力与低电平驱动能力相同;
对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，低电平驱动能力是高电平驱动能力的3倍;
对CMOS结构的NOR3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍】
3、多选题：
提高数字电路的集成度可以带来哪些效果
选项：
A: 可能导致电路可靠性下降
B: 可能导致数字系统的成本提高
C: 可能导致电路抗干扰性提高
D: 可能导致数字系统的运算速度提高
答案: 【 可能导致电路抗干扰性提高;
可能导致数字系统的运算速度提高】
4、多选题：
采用集成块在印制板上进行连线设计通常属于
选项：
A: SSI设计
B: MSI设计
C: VLSI设计
D: 基于FPGA的可编程设计
答案: 【 SSI设计;
MSI设计】
5、多选题：
集成电路的对等性设计要求
选项：
A: 高电平输出电阻与低电平输出电阻相同
B: 输出高电平容限与输出低电平容限相同
C: 高电平输出电流与低电平输出电流相同
D: 高电平驱动能力与低电平驱动能力相同
答案: 【 高电平输出电阻与低电平输出电阻相同;
输出高电平容限与输出低电平容限相同;
高电平驱动能力与低电平驱动能力相同】
3.6随堂测验
1、单选题：
最小INV使用最小晶体管的数量约为标准门的
选项：
A: 三分之二
B: 二分之一
C: 三分之一
D: 四分之一
答案: 【 三分之一】
2、多选题：
所谓最大集成设计是指
选项：
A: 设计最大的集成块
B: 使系统的集成面积最小
C: 在更大的芯片上制作功能单元
D: 使芯片单位面积内能容纳更多的器件
答案: 【 使系统的集成面积最小;
使芯片单位面积内能容纳更多的器件】
3、多选题：
最小晶体管模型中的“最小”是指
选项：
A: 面积最小
B: 电平容限最小
C: 驱动能力最小
D: 导通电阻最小
答案: 【 面积最小;
驱动能力最小 】
4、多选题：
CMOS数字集成电路的标准门是指
选项：
A: AND2
B: NAND2
C: OR2
D: NOR2
答案: 【 NAND2;
NOR2】
5、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 12】
3.7随堂测验
1、单选题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为
选项：
A: 4
B: 6
C: 9
D: 13
答案: 【 13】
2、多选题：
关于数字电路中的信号传递延迟，下列哪些说法是正确的
选项：
A: 信号传递延迟主要由路径上的电容影响
B: 信号传递延迟主要由电荷的移动速度影响
C: 信号传递过程需要为相应路径上电容进行充放电，需要花费时间
D: 信号传递过程电荷需要通过较长连接线，需要花费时间
答案: 【 信号传递延迟主要由路径上的电容影响;
信号传递过程需要为相应路径上电容进行充放电，需要花费时间】
3、多选题：
信号传递路径上某个节点导致的时间延迟主要与下列因素有关
选项：
A: 该节点连接的器件数量
B: 该节点连接的输入电容数量
C: 该节点所具有的电平状态
D: 该节点所获得的驱动能力
答案: 【 该节点连接的输入电容数量;
该节点所获得的驱动能力】
4、多选题：
关于CMOS数字集成电路中逻辑单元的功耗，下列说法哪些是正确的
选项：
A: 主要为动态功耗
B: 与器件单元中的电容总量正比
C: 与发生状态变化的电容总量正比
D: 与单位时间内的状态变化次数正比
答案: 【 主要为动态功耗 ;
与发生状态变化的电容总量正比;
与单位时间内的状态变化次数正比】
5、多选题：
只考虑栅极电容时，若设最小晶体管电容为基本单位，则有
选项：
A: 最小反相器的输入电容为2
B: 最小NOR2的输入电容为4
C: 最小NAND的输入电容为3
D: 标准门的输入电容为6
答案: 【 最小反相器的输入电容为2;
最小NAND的输入电容为3】
3.8随堂测验
1、单选题：
若COMS反相器电压转移特性如图所示，对于采用该反相器构建的缓冲器，当缓冲器输入电压波动范围为3--5 V时，缓冲器输出电压的波动范围是
选项：
A: 4.9—5 V
B: 4.5—5 V
C: 0--0.1 V
D: 0—0.5 V
答案: 【 4.9—5 V】
2、多选题：
集成块输入端设置缓冲的主要作用为
选项：
A: 可以降低器件的输入电容
B: 可以提高器件的输入电阻
C: 可以减弱片外噪声对内部电路的影响
D: 可能延长状态变化的过渡时间
答案: 【 可以降低器件的输入电容;
可以减弱片外噪声对内部电路的影响】
3、多选题：
集成块输入缓冲设计主要分为简单缓冲和施密特缓冲两种形式，它们各具有的特点为
选项：
A: 简单缓冲输入电阻较小
B: 简单缓冲输入端不允许悬置
C: 施密特缓冲能够形成电压滞回特性
D: 施密特缓冲输入电阻较小
答案: 【 简单缓冲输入端不允许悬置;
施密特缓冲能够形成电压滞回特性;
施密特缓冲输入电阻较小】
4、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，当反馈系数A=5时，上升转换电平VT+应为（ ）V
答案: 【 3】
5、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，若要求电压滞回区间VT+-VT-为2 V ,则反馈系数应为（ ）
答案: 【 2.5】
3.9随堂测验
1、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到