大学MOOC 可编程逻辑电路设计及应用(杭州师范大学钱江学院)1451540195 最新慕课完整章节测试答案
第1章 绪论
第1章 EDA技术概述单元测验
1、单选题：
广义的EDA技术指的是什么
选项：
A: 电子仿真技术。
B: PCB技术。
C: 电子设计自动化技术。
D: 软件设计技术。
答案: 【 电子设计自动化技术。】
2、单选题：
下面哪个语言不属于硬件电路描述语言
选项：
A: AHDL
B: C
C: VHDL
D: VerilogHDL
答案: 【 C】
3、单选题：
下面哪个不是FPGA的配置方式（ ）
选项：
A: 主动串行配置。
B: JTAG配置。
C: SRAM配置。
D: 被动串行配置。
答案: 【 SRAM配置。】
4、单选题：
下图的配置方式为：
选项：
A: AS
B: 快速AS
C: JTAG
D: PS
答案: 【 JTAG】
5、多选题：
下面关于FPGA与CPLD的描述正确的是（ ）
选项：
A: FPAG是SRAM工艺，掉电后信息丢失，因此必须外加专用配置芯片，而CPLD为Flash工艺，掉电信息不丢失，无需配置芯片。
B: CPLD的安全性比FPGA高。
C: FPGA的集成度比CPLD低。
D: 一般而言，FPGA的内部资源更为丰富，能够实现更为复杂的逻辑功能。
答案: 【 FPAG是SRAM工艺，掉电后信息丢失，因此必须外加专用配置芯片，而CPLD为Flash工艺，掉电信息不丢失，无需配置芯片。;
CPLD的安全性比FPGA高。;
一般而言，FPGA的内部资源更为丰富，能够实现更为复杂的逻辑功能。】
6、多选题：
下面关于可编程数字逻辑设计说法正确的是（ ）
选项：
A: 现代数字电子系统一般采用自顶而下的设计方法。
B: 基于EDA技术的设计具有自主知识产权。
C: 现代EDA设计电子系统相比于传统方法的设计效率更高。
D: 现代EDA设计技术的可移植性强。
答案: 【 现代数字电子系统一般采用自顶而下的设计方法。;
基于EDA技术的设计具有自主知识产权。;
现代EDA设计电子系统相比于传统方法的设计效率更高。;
现代EDA设计技术的可移植性强。】
7、多选题：
FPGA相比于CPLD优点是（ ）
选项：
A: FPGA的集成度相比CPLD更高。
B: FPGA相比于CPLD更适合完成复杂的时序逻辑设计。
C: FPGA相比于CPLD更适合完成组合逻辑设计。
D: FPGA的保密性更好。
答案: 【 FPGA的集成度相比CPLD更高。;
FPGA相比于CPLD更适合完成复杂的时序逻辑设计。】
8、多选题：
下面哪些是FPGA的配置方式（ ）
选项：
A: 主动串行配置。
B: JTAG配置。
C: SRAM配置。
D: 被动串行配置。
答案: 【 主动串行配置。;
JTAG配置。;
被动串行配置。】
9、多选题：
下面哪些是FPGA的配置芯片（ ）
选项：
A: EPCS16
B: EPC4
C: EPCS4
D: 单片机
答案: 【 EPCS16;
EPC4;
EPCS4;
单片机】
10、判断题：
cyclone系列器件是采用EEPROM工艺和查找表结构设计的PLD
选项：
A: 正确
B: 错误
答案: 【 错误】
11、判断题：
FPGA是采用SRAM工艺和乘积项(可编程与阵列和固定或阵列）结构设计的PLD
选项：
A: 正确
B: 错误
答案: 【 错误】
12、判断题：
CPLD是采用SRAM工艺和乘积项(可编程与阵列和固定或阵列）结构设计的PLD
选项：
A: 正确
B: 错误
答案: 【 正确】
第2章 FPGA开发软件QuartusII使用实例
第2章 FPGA开发软件QuartusII使用实例测验
1、单选题：
该元件符号图实现的功能是什么？
选项：
A: ROM
B: RAM
C: 乘法
D: 计数
答案: 【 RAM】
2、单选题：
该元件符号图体现的存储容量多少？
选项：
A: 5*8bit
B: 256*5bit
C: 32*8bit
D: 32*256bit
答案: 【 32*8bit】
3、单选题：
某一电路的波形仿真如上图所示，该电路是功能是什么？
选项：
A: 5倍频
B: 8倍频
C: 5分频
D: 8分频
答案: 【 5倍频】
4、单选题：
某一电路的波形仿真如图所示，该电路采用什么宏功能模块设计的？
选项：
A: LPM_COUNTER
B: ROM:1-PORT
C: RAM:1-PORT
D: ALTPLL
答案: 【 ALTPLL】
5、单选题：
该电路符号图实现的功能是什么？
选项：
A: 加/减法器
B: ROM
C: 加/减可控计数
D: 倍频
答案: 【 加/减可控计数】
6、单选题：
LPM的全称为
选项：
A: 参数可设置模块库
B: 宏功能模块库
C: 元件符号库
D: 器件库
答案: 【 参数可设置模块库】
7、单选题：
锁相环的缩写为
选项：
A: LPM
B: PFL
C: PLL
D: FIFO
答案: 【 PLL】
8、单选题：
原理图输入法的文件后缀名为
选项：
A: .bdf
B: .qpf
C: .bsf
D: .vwf
答案: 【 .bdf】
9、单选题：
仿真波形文件的后缀名为
选项：
A: .bdf
B: .qpf
C: .bsf
D: .vwf
答案: 【 .vwf】
10、单选题：
QuartusII工程文件的后缀名为
选项：
A: .bdf
B: .qpf
C: .bsf
D: .vwf
答案: 【 .qpf】
11、单选题：
下列不属于文本输入文件的后缀名是
选项：
A: .v
B: .vhd
C: .tdf
D: .bdf
答案: 【 .bdf】
12、多选题：
下列属于memory file的是
选项：
A: .mif
B: .v
C: .bsf
D: .hex
答案: 【 .mif;
.hex】
13、多选题：
系列属于本文输入文件的是
选项：
A: .bdf
B: .v
C: .vhd
D: .tdf
答案: 【 .v;
.vhd;
.tdf】
14、多选题：
下列哪些符号图具有存储功能？
选项：
A: 
B: 
C: 
D: 
答案: 【 ;;;】
第3章 Verilog HDL 语言基础
第3章 Verilog HDL 语言基础测验
1、单选题：
这段程序描述的逻辑功能为：module Learn1_1(a,b,s,y); input a,b; input s; output y; wire d, e; assign d = a & s; assign e = b & (~s); assign y = d | e;endmodule
选项：
A: 译码器
B: 二选一数据选择器
C: 四选一数据选择器
D: 计数器
答案: 【 二选一数据选择器】
2、单选题：
已知时钟信号clkin的频率为100MHz的方波信号，下面程序中clk1的频率为（ ）。module function(rst, clkin, clk1);input
clkin, rst;output clk1;reg[2:0] m, n;reg clk1; always
@(posedge clkin)begin if(!rst) begin clk1<=0; m<=0; end else begin if(m==4) m<=0; else m<=m+1; if(m<2) clk1<=1; else clk1<=0; endendendmodule
选项：
A: 10MHz
B: 25MHz
C: 20MHz
D: 50MHz
答案: 【 20MHz】
3、单选题：
已知时钟信号clkin的频率为100MHz的方波信号，下面程序中clk1信号的占空比为（ ）。module function(rst, clkin, clk1);input clkin, rst;output clk1;reg[2:0] m, n;reg clk1; always @(posedge clkin)begin if(!rst) begin clk1<=0; m<=0; end else begin if(m==4) m<=0; else m<=m+1; if(m<2) clk1<=1; else clk1<=0; endendendmodule
选项：
A: 10%
B: 20%
C: 40%
D: 50%
答案: 【