大学MOOC VLSI数字通信原理与设计(上海交通大学)1449270161 最新慕课完整章节测试答案
第一章绪论
文章目录
随堂测验
1、单选题：
5G传输的峰值速率是多少？
选项：
A: 5Gbps
B: 8Gbps
C: 10Gbps
D: 12Gbps
答案: 【 10Gbps】
2、判断题：
5G的关键技术中包含了大规模MIMO技术
选项：
A: 正确
B: 错误
答案: 【 正确】
随堂练习
1、多选题：
下列哪些是硬件设计中常见的设计指标？
选项：
A: 面积
B: 执行速度
C: 功耗
D: 运算精度
答案: 【 面积;
执行速度;
功耗;
运算精度】
第二章迭代边界
第二章单元测验
1、单选题：
请问下图电路的关键路径包含几个乘法器与几个加法器（乘法器延时大于加法器）？
选项：
A: 1个乘法器；2个加法器
B: 1个乘法器；3个加法器
C: 1个乘法器；4个加法器
D: 2个加法器
答案: 【 1个乘法器；4个加法器】
2、单选题：
根据下图的DFG，节点1è2è3è1环路的环路边界等于多少？
选项：
A: 2
B: 7/5
C: 7/3
D: 6/5
答案: 【 7/3】
3、多选题：
下面的不同表示方式中，哪些代表延时一个周期
选项：
A: 信号流图：
B: 信号流图：
C: 框图：
D: 数据流图：
答案: 【 信号流图：;
框图：;
数据流图：】
4、判断题：
下面两个电路的功能是否一致？
选项：
A: 正确
B: 错误
答案: 【 正确】
5、填空题：
根据题目4中的DFG，其迭代边界为 。
答案: 【 1.4】
随堂测验
1、单选题：
下面说法正确的是：
选项：
A: 实时处理要求迭代周期=时钟周期
B: 流水线技术时钟周期=采样周期
C: 并行处理时钟周期>采样周期
D: 折叠时钟周期=采样周期
答案: 【 流水线技术时钟周期=采样周期】
第三章流水线和并行处理
第三章单元测验
1、单选题：
流水线和并行处理技术降低功耗的原理是由于都降低了
选项：
A: 系统时钟频率
B: 总电容
C: 电源电压
D: 漏电流
答案: 【 电源电压】
2、单选题：
关于流水线技术，以下说法错误的是
选项：
A: 各单元间有数据通信
B: 系统关键路径减少
C: 系统延时减少
D: 不适用于大量数据非连续输入的情况
答案: 【 系统延时减少】
3、判断题：
流水线技术和并行处理技术都可以提高系统处理能力，但并行处理技术硬件资源消耗更大，因此在电路设计中，我们只需要采用流水线，而不用考虑并行处理技术。
选项：
A: 正确
B: 错误
答案: 【 错误】
4、判断题：
流水线技术和并行处理技术都能提高系统采用速率，因此采用这两种技术，系统功耗一定增加
选项：
A: 正确
B: 错误
答案: 【 错误】
5、填空题：
对于通信受限系统，选择_____技术降低功耗
答案: 【 并行】
6、填空题：
问题5中选择该技术的原因是它能够通过增加 提高传输速率。
答案: 【 IO】
随堂测验
1、单选题：
下图所示电路中的分割方式，哪项不能构成前馈割集：
选项：
A: A
B: B
C: C
D: 都不能
答案: 【 A】
第四章重定时
第四章单元测验
1、单选题：
考虑如图所示的DFG，括号中的数字代表代表节点的执行时间，那么该电路的关键路径的延时为
选项：
A: 30
B: 25
C: 10
D: 15
答案: 【 30】
2、单选题：
考虑题1中的DFG，该电路最大的采样率为
选项：
A: 1/30
B: 1/25
C: 1/20
D: 1/15
答案: 【 1/30】
3、单选题：
考虑如图所示的DFG，括号中的数字代表代表节点的执行时间，那么该电路的关键路径的延时为
选项：
A: 30
B: 25
C: 20
D: 15
答案: 【 25】
4、多选题：
考虑题1和题3的DFG，以下说法正确的是
选项：
A: 两个DFG的功能相同
B: 两个DFG的寄存器数相同
C: 两个DFG的迭代边界相同
D: 两个DFG的关键路径不同
答案: 【 两个DFG的功能相同;
两个DFG的迭代边界相同;
两个DFG的关键路径不同】
随堂测验
1、单选题：
假设加法器延时为1u.t.，乘法器延时为2u.t.，如图所示电路的关键路径的延时为：
选项：
A: 8
B: