第1章 集成电路物理设计方法

数字集成设计方法

1、单选题:
‍常用的光刻工艺所使用的光是( )‌
选项:
A: 红外光
B: 太阳光
C: 可见光
D: 深紫外光
答案: 【 深紫外光

2、单选题:
‎数字集成电路设计流程是( )‏
选项:
A: 自右向左
B: 自下向上
C: 自顶向下
D: 自左向右
答案: 【 自顶向下

3、多选题:
‌下面哪个是现在在使用的特征工艺尺寸(   )‌
选项:
A: 180nm
B: 0.5nm
C: 32nm 
D: 7nm
答案: 【 180nm;
32nm ;
7nm

4、填空题:
‎集成电路的简称‎
答案: 【 IC

5、填空题:
‏电子设计自动化的英文简称​
答案: 【 EDA

6、填空题:
‏常用数字集成电路的衬底材料的元素的全称(英文)是‎
答案: 【 silicon

7、填空题:
‎寄存器传输级的英文简称‍
答案: 【 RTL

8、填空题:
‌指令窗口英文简称‏
答案: 【 CIW

9、填空题:
‌解决时序驱动设计英文简称‌
答案: 【 TDD

10、填空题:
‏防止天线效应英文简称​
答案: 【 PAE

11、填空题:
‍进行信号完整性分析(或称为噪声分析)英文简称‏
答案: 【 SI

12、填空题:
‌可制造性设计英文简称‎
答案: 【 DFM

13、填空题:
‌统计静态时序分析英文简称​
答案: 【 SSTA

14、填空题:
‏布局的英文‏
答案: 【 floorplan

15、填空题:
‍静态时序分析的英文简称‍
答案: 【 STA

16、填空题:
‏电源网络的英文​
答案: 【 power grid

17、填空题:
‍签核的英文‌
答案: 【 sign-off

18、填空题:
‍最差 英文简称​
答案: 【 WC

19、填空题:
‍建立时间的英文‏
答案: 【 setup time

20、填空题:
​保持时间的英文​
答案: 【 hold time

21、填空题:
‏设计规则违反检查 英文简称‏
答案: 【 DRV

22、填空题:
​物理综合的英文‌
答案: 【 physical synthesis

23、填空题:
‌掩模板的英文‌
答案: 【 mask

24、填空题:
‏多芯片封装 英文简称‌
答案: 【 SiP

25、填空题:
‌标准时序约束 英文简称‍
答案: 【 SDC

26、填空题:
‍知识产权 英文简称‍
答案: 【 IP

集成电路简称是什么?

1、单选题:
​集成电路的英文简称是什么?‌
选项:
A: ic
B: IT
C: Si
D: IC
答案: 【 IC

第2章 物理设计建库与验证

第2章测试

1、单选题:
‍λ一般是特征尺寸的(
)‎
选项:
A: 1
B: 1/2
C: 2
D: 1/3
答案: 【 1/2

2、单选题:
‍GDSII数据是现阶段通用的一种标志版图描述语言,采用()记录版图信息,‎
选项:
A: 自然语言
B: Verilog HDL
C: 二进制
D: ASIC码
答案: 【 二进制

3、单选题:
‏GDSII数据的文件后缀是.()。‏
选项:
A: lib
B: v
C: gdsii
D: gds
答案: 【 gds

4、单选题:
‏晶圆代工厂提供给设计者用于后端版图设计,叫库交换格式,它是描述库单元的物理属性,包括端口位置、层定义和通孔定义。它抽象了单元的底层几何细节,提供了足够的信息,以便允许布线器在不对内部单元约束来进行修订的基础上进行单元连接。包含了工艺的技术信息,如布线的层数、最小的线宽、线与线之间的最小距离以及每个被选用cell,BLOCK,PAD的大小和pin的实际位置。这个库的后缀是.()‌
选项:
A: gds
B: lef
C: scs
D: lay
答案: 【 lef

5、单选题:
  戒指的英文ring,它是一个(   )的布局。‍‎‍
选项:
A: 圆形
B: 方形
C: 多边形
D: 环形
答案: 【 环形

6、单选题:
‌填充单元的英文‏
选项:
A: filler
B: full cell
C: fill cell
D: filler cell
答案: 【 filler cell

7、单选题:
‌电源线和地线轨道的英文‎
选项:
A: power 
B: VCC GND
C: VDD VSS
D: power rails
答案: 【 power rails

8、单选题:
‏形式验证的英文‏
选项:
A: formal verification
B:  verification
C: formal 
D: FV
答案: 【 formal verification

9、单选题:
​well-tap cell 的作用()。‎
选项:
A: 减少闩锁效应
B: 防止天线效应
C: 防护
D: 省面积
答案: 【 减少闩锁效应

10、多选题:
‌在数字集成电路芯片内部的完整单元库分为( )​
选项:
A: 标准单元
B: 模块宏单元
C: 输入输出单元
D: standard cell
E: macro cell
F: I/Opad cell
G: 反相器
H: inverter
答案: 【 标准单元;
模块宏单元;
输入输出单元;
standard cell;
macro cell;
I/Opad cell

11、多选题:
‌标准单元分为()‎
选项:
A: 时序逻辑电路
B: 组合逻辑电路
C: 功能电路
D: 测试电路
答案: 【 时序逻辑电路;
组合逻辑电路

12、多选题:
‌在数字集成电路中常用的工艺角为()。​
选项:
A: tt
B: BC
C: WC
D: TC
答案: 【 BC;
WC;
TC

13、填空题:
‌衬底的英文单词。‎
答案: 【 substrate

14、填空题:
‍阱的英文。‌
答案: 【 well

15、填空题:
‌扩散的英文。‏
答案: 【 diffusion

16、填空题:
‎离子注入的英文。​
答案: 【 ion implantation

17、填空题:
‌有源区的英文。‎
答案: 【 active region

18、填空题:
‍接触孔(金属1与下面的连接孔)的英文。​
答案: 【 contact

19、填空题:
‌通孔(金属之间的)的英文。‍
答案: 【 via

20、填空题:
‍晶圆‏
答案: 【 wafer

21、填空题:
‍闩锁效应的英文。‎
答案: 【 latch up effect

22、填空题:
‏LVS分两步完成:第一步“(   );第二步(   )。‏
答案: 【 抽取 比较

23、填空题:
‎LVS检查的内容可概括为亮点:(   )‍
答案: 【 信号的电气连接关系是否一致 器件类型尺寸是否一致

24、填空题:
​7种I/O单元:(   )。‍
答案: 【 输入I/O、输出I/O、双向输入输出I/O、供电I/O、接地I/O、I/O的拐角单元、I/O填充单元。

25、填空题:
​时序电路设计的一个关键问题是(  )。​
答案: 【 时钟树

26、填空题:
‏时间偏差的英文是(  )‏
答案: 【 skew

27、填空题:
芯片电路的延时有(   )和(    )两部分组成。‎​‎
答案: 【 器件 互联线

28、填空题:
PTV条件含有(    )(写英文)条件。​‏​
答案: 【 process、temperature,voltage

29、填空题:
‍隔离单元的英文。‍
答案: 【 isolation

30、填空题:
‏开关单元的英文。​
答案: 【 switch cell

31、填空题:
‏物理库交换格式的英文。‌
答案: 【 LEF

32、填空题:
‍功耗-延时积的英文。‎
答案: 【 PDP

33、填空题:
‏工艺设计锦囊的英文。‌
答案: 【 PDK

34、填空题:
‎光学邻近矫正的英文。​
答案: 【 OPC

35、填空题:
​多角多模的英文。​
答案: 【 MMMC

第3章 布图规划和布局

3.1、3.2、3.3测试题目

1、单选题:
​P&R 的中文意思是()​
选项:
A: 布局布线
B: 布局布图
C: 设置与运行
D: 拼图
答案: 【 布局布线

2、单选题:
‍在整个芯片设计中,从布图规划到完成布局一般需要占据整个物理实施的( )时间。‎
选项:
A: 1/3
B: 1/2
C: 1/4
D: 1/5
答案: 【 1/3

3、单选题:
‍模块的输入输出I/O为 ?​
选项:
A: pin
B: pad
C: I/O
D: block
答案: 【 pin

4、单选题:
I/O单

剩余75%内容付费后可查看

发表评论

电子邮件地址不会被公开。 必填项已用*标注