大学MOOC 计算机原理（下）(国防科技大学)1001659002 最新慕课完整章节测试答案

第五章单元测验

1、单选题：
‌主存按字节编址，地址从3000H到AFFFH。若用存储容量为1K x 4位的存储芯片构成该主存，至少需要（）片 。‏
选项：
A: 16
B: 32
C: 64
D: 128
答案: 【 64】

2、单选题：
​假定用若干个1K x 4位的芯片组成一个8K x 8位的存储器，则地址 14FFH 所在芯片的最小地址是（）‍
选项：
A: 0400H

B: 0800H

C: 1000H
D: 1400H
答案: 【 1400H】

3、单选题：
​某计算机主存容量为128KB，其中ROM区为16KB，其余为RAM区，按字节编址。现要用2K x 4位的ROM芯片和4K x 8位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）‌
选项：
A: 
8, 14
B: 16，14
C: 8，28
D: 16，28
答案: 【 16，28】

4、单选题：
‏某程序执行过程中访存1050次，其中访问Cache缺失50次，则Cache的命中率是（）‌
选项：
A: 
4.8%
B: 5.0%
C:  
95.0%
D: 95.2%
答案: 【 95.2%】

5、单选题：
‍假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用基本二路组相联映射方式（即主存的第0块和第2块属于第0组）和LRU替换算法，当访问的主存地址依次是0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是（）。若采用另一种改进的二路组相联映射方式（即主存的第0块和第1块属于第0组），则命中Cache的次数可达到（）​
选项：
A: 1, 3
B: 2, 3
C: 1, 4
D: 2, 4
答案: 【 1, 3】

6、单选题：
‍某计算机的Cache共有32块，采用8路组相联映射方式。每个主存块大小为16字节，按字节编址。主存133号单元所在主存块应装入到的Cache组号是 （）‌
选项：
A: 0
B: 1
C: 2
D: 3
答案: 【 0】

7、单选题：
‏假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为800x600，颜色深度为16位，帧频为60Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（）‍
选项：
A: 245Mbps
B: 461Mbps
C: 922Mbps
D: 1843Mbps
答案: 【 922Mbps】

8、单选题：
‌下列关于闪存（Flash Memory）的叙述中，错误的是‌
选项：
A: 信息可读可写，并且读、写速度一样快
B: 存储元是一种半导体存储器，擦写次数有限
C: 掉电后信息不丢失，是一种非易失性存储器
D: 采用随机访问方式，可替代计算机外部存储器
答案: 【 信息可读可写，并且读、写速度一样快】

9、单选题：
‎下列因素中，与Cache的命中率无关的是（）‍
选项：
A: 主存的存取时间
B: 块的大小
C: Cache的组织方式
D:  Cache的容量
答案: 【 主存的存取时间】

10、单选题：
‎在主存和Cache构成的两极存储体系中，Cache的存取时间是100ns，主存的存取时间是2us，Cache访问失败后CPU才开始访存。如果希望有效（平均）存取时间不超过Cache存取时间的140%，则Cache的命中率至少应为（ ）‎
选项：
A: 96%
B: 97%
C: 98%
D: 99%
答案: 【 98%】

随堂测验-5.2.1-主存储器逻辑设计（1）-基本原则与容量扩展

1、单选题：
‎4个16K x 8位的存储芯片，可设计为（）容量的存储器。​
选项：
A: 32K x 16位
B: 16K x 16位
C: 32K x 8位
D: 8K x 16位
答案: 【 32K x 16位】

2、单选题：
‌主存按字节编址，地址从4000H到BFFFH，共有（）字节。若用存储容量为2K x 4位的存储芯片构成该主存，至少需要（）片‌
选项：
A: 16K, 16
B: 16K, 32
C: 32K, 16
D: 32K, 32
答案: 【 32K, 32】

随堂测验-5.2.1-主存储器逻辑设计（2）-负载分析与速度估算

1、单选题：
下列关于存储器负载计算描述错误的是（）‎
选项：
A: 双极型芯片各端点为电流负载，MOS型芯片各端点为电容负载
B: 读写控制驱动的负载等于字位扩展的倍数乘以单个读写使能端的负载因素
C: 地址驱动线的负载等于字位扩展的倍数乘以单个地址端的负载因素
D: 行片选驱动线负载等于字位扩展的倍数乘以片选端的负载因素
答案: 【 行片选驱动线负载等于字位扩展的倍数乘以片选端的负载因素】

2、单选题：
下列关于速度估计描述错误的是（）‌
选项：
A: 选择芯片时，要求芯片的存储周期小于系统的存储周期
B: 选择芯片时，要求芯片的存储时间大于系统的存取时间
C: 通常要求选择的芯片要比存储器整体性能高10%左右
D: 系统取数时间是系统地址取数时间和系统片选取数时间中的较大者
答案: 【 选择芯片时，要求芯片的存储时间大于系统的存取时间】

随堂测验-5.2.1-主存储器逻辑设计（3）-主存设计举例

1、单选题：
一台8位微机的地址总线为16条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是（）
选项：
A: 7FFFH
B: 9FFFH
C: BFFFH
D: DFFFH
答案: 【 BFFFH】

2、单选题：
假定用若干个2K x 4位的芯片组成一个8K x 8位的存储器，则地址 161FH 所在芯片的最小地址是（）
选项：
A: 0000H
B: 0700H
C: 1000H
D: 1200H
答案: 【 1000H】

随堂测验-5.2.2-存储器与CPU的链接(2)

1、单选题：
某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K x 8位的ROM芯片和4K x 4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）​
选项：
A: 1, 15
B: 2，15
C: 1，30
D: 2，30
答案: 【 2，30】

2、单选题：
某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M x 8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器（MAR）的位数是（）
选项：
A: 22位
B: 23位
C: 25位
D: 26位
答案: 【 26位】

3、单选题：
设CPU地址总线有24根，数据总线有32根，用512K x 8位的RAM芯片构成该机的主存储器，则该机主存最多需要 （） 片这样的存储芯片​
选项：
A: 256
B: 512
C: 64
D: 128
答案: 【 128】

随堂测验-5.2.2-存储器与CPU的链接

1、单选题：
以下关于存储器与CPU的连接的说法有错的是（）​
选项：
A: CPU地址线数大于或等于存储芯片地址引脚线数
B: B.CPU数据线数大于或等于存储芯片数据引脚线数
C: CPU和主存之间的异步通信方式需要握手信号
D: 异步通信比同步通信具有较高的传输频率
答案: 【 异步通信比同步通信具有较高的传输频率】

随堂测验-5.2.3-DRAM的刷新

1、单选题：
DRAM的刷新是以（）为单位的‏
选项：
A: 存储单元
B: 行
C: 列
D: 存储字
答案: 【 行】

2、单选题：
‏某机器的主存共32KB，由16片16K x 1位（内部采用128x128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个刷新操作周期​
选项：
A: 128
B: 256
C: 1024
D: 16384
答案: 【 128】

随堂测验-5.3.3 cache和主存之间如何映射（1）

1、单选题：
​直接映射的主要缺点是（）‌
选项：
A: 实现过于复杂，成本过高
B: 替换操作频繁，命中率比较低
C: 关联度太高
D: 命中时间长于其他映射方式
答案: 【 替换操作频繁，命中率比较低】

2、单选题：
‍某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当采取直接映射方式时，地址映射表的大小应为（）。（假设不考虑一致维护和替换算法位）‍
选项：
A: 6 x 4096bit
B: 
6 x 4097bit
C: 64 x 12bit
D: 64 x 13bit
答案: 【 64 x 13bit】

3、单选题：
‍考虑一个直接映射Cache有32个块，块的大小为8字节。主存地址400所在的块直接映射到Cache中的哪个块？‎
选项：
A: 16
B: 17
C: 18
D: 19
答案: 【 18】

随堂测验-5.3.3 cache和主存之间如何映射（2）

1、单选题：
​Cache的3种基本映射方式中，块冲突概率最小的是（）‏
选项：
A: 全相联映射
B: 直接映射
C: 组相联映射
D: 3种都一样
答案: 【 全相联映射】

2、单选题：
‎容量为64块的Cache采