大学MOOC FPGA设计与应用(湖南科技大学)1458481178 最新慕课完整章节测试答案
第二章VerilogHDL语言
2.1语言要素测验
1、填空题:
使用`timescale 编译器指令的目的是定义时延的单位和 。
答案: 【 精度】
2、填空题:
表达式7'o44的位模式是什么?
答案: 【 0100100】
2.2随堂测验
1、填空题:
请写出表达式说明参数GATE_DELAY,其参数值为5。
答案: 【 parameter GATE_DELAY = 5;】
2、填空题:
假设32位总线Address_Bus,请编写一个表达式,计算从第11位到第20位的归约与非。
答案: 【 ~&Address_Bus [11 : 20]】
2.3随堂测验
1、填空题:
使用条件操作符, 编写赋值语句选择NextState的值。如果Current State的值为RESET, 那么NextState的值为GO;如果CurrentState的值为GO,则NextState的值为BUSY;如果CurrentState的值为BUSY ;则NextState的值为RESET 。
答案: 【 assign NextState = (CurrentState = = RESET) ? GO : ((Cur
剩余75%内容付费后可查看
