大学MOOC EDA技术基础(兰州交通大学)1002558002 最新慕课完整章节测试答案

第1章概述测验

1、单选题：
‌1、EDA的英语全称是          。‎‌‎
选项：
A: Electronic Design Automation
B: Electronic Description Automation
C: Device Design Aided
D:  Electronic Description  Aided
答案: 【 Electronic Design Automation】

2、单选题：
‌2、HDL的含义是      。‎
选项：
A: 硬件设计语言
B:  硬件描述语言
C: 电子设计自动化
D: EDA关技术
答案: 【  硬件描述语言】

3、单选题：
​HDL的含义是          。‎
选项：
A: 硬件设计语言
B: 硬件描述语言 
C: 电子设计自动化
D: 电路设计语言
答案: 【 硬件描述语言 】

4、单选题：
‌SoPC的含义是      。‎
选项：
A: 可编程的片上系统
B: 可编程逻辑器件
C: 可编程的CPLD
D: EDA关技术
答案: 【 可编程的片上系统】

5、单选题：
‏发明FPGA的是       。‌
选项：
A: Altera
B: Xilinx
C: Lattice
D: Actel
答案: 【 Xilinx】

6、单选题：
​反熔丝PLD的领导者者是          。​
选项：
A: Altera 
B: Xilinx
C: Lattice
D: Actel
答案: 【 Actel】

7、单选题：
‍CAD是指     。‌
选项：
A: 计算机辅助设计 
B: 计算机辅助工程
C: 电子系统设计自动化
D: 集成电路
答案: 【 计算机辅助设计 】

8、多选题：
‏CPLD与FPGA的区别有        。‏
选项：
A: 结构不同，CPLD是基于ROM的结构，FPGA是基于RAM的结构。
B: 速度不同，CPLD的速度高，FPGA的速度低；
C: 集成度不同，CPLD的集成规模小，FPGA的集成规模大；
D: 单元功能不同，CPLD的单元功能强，FPGA的单元功能弱；
答案: 【 结构不同，CPLD是基于ROM的结构，FPGA是基于RAM的结构。 ;
速度不同，CPLD的速度高，FPGA的速度低；;
集成度不同，CPLD的集成规模小，FPGA的集成规模大；;
单元功能不同，CPLD的单元功能强，FPGA的单元功能弱；】

9、多选题：
‌下列能实现反复擦出和重写程序的是     。‏
选项：
A: EEPROM
B: EPROM 
C: PROM
D: ROM
答案: 【 EEPROM;
EPROM 】

10、多选题：
‎下列属于半定制ASIC工艺的是     。‏
选项：
A: 门阵列
B: 标准单元
C: PLD
D: 线性阵列
答案: 【 门阵列;
标准单元;
PLD】

11、多选题：
‏下列属于EDA技术的趋势的有      。‏
选项：
A:  IP(Intellectual Property)内核进一步发展
B: SoPC是EDA发展的方向；
C: 低电压可编程逻辑器件与5VTTL电平相兼容
D: ISP技术应用广泛。
答案: 【  IP(Intellectual Property)内核进一步发展;
SoPC是EDA发展的方向；;
低电压可编程逻辑器件与5VTTL电平相兼容;
ISP技术应用广泛。】

12、判断题：
‏EDA技术就是数字电路的设计软件。‍
选项：
A: 正确
B: 错误
答案: 【 错误】

13、判断题：
‌电路CAD就是计算机软件绘制电路原理图。‍
选项：
A: 正确
B: 错误
答案: 【 正确】

14、判断题：
‎目前模拟电路的集成化已经是超大规模阶段。‍
选项：
A: 正确
B: 错误
答案: 【 错误】

15、判断题：
​目前运算放大器可以实现集成化。​
选项：
A: 正确
B: 错误
答案: 【 正确】

16、判断题：
‎半定制ASIC是一种约束型设计方法。‏
选项：
A: 正确
B: 错误
答案: 【 正确】

17、判断题：
‌可编程逻辑器件一种成品电路。‌
选项：
A: 正确
B: 错误
答案: 【 错误】

18、判断题：
‏Altera与Xilinx的软硬件开发是相兼容的。‌
选项：
A: 正确
B: 错误
答案: 【 正确】

第2章FPGA与CPLD的结构原理测验

1、单选题：
‌PLD的历史发展顺序是    。‌
选项：
A: PROM->PLA->PAL->GAL->EPLD->CPLD 
B: PAL->GAL -> PROM->PLA->CPLD->EPLD
C: GAL->PAL-> PROM->PLA->EPLD->CPLD
D: GAL-> PROM->PLA->CPLD ->EPLD-> PAL  
答案: 【 PROM->PLA->PAL->GAL->EPLD->CPLD 】

2、单选题：
‏PROM的结构原理是      。‌
选项：
A: 固定的与阵列和可编程的或阵列
B: 可编程的与阵列和可编程的或阵列
C: 固定的与阵列和固定的或阵列
D: 可编程的与阵列和固定的或阵列
答案: 【 固定的与阵列和可编程的或阵列】

3、单选题：
‎GAL是       最先设计出来的。‏
选项：
A: Altera
B: Xilinx
C: Lattice
D: Actel
答案: 【 Lattice】

4、单选题：
‍JTAG的英语全称是     。‎
选项：
A: Joint Test Action Group
B: Joint Test Altera Group
C: Logic Device Action Group
D: Programmable Logic Description
答案: 【 Joint Test Action Group】

5、单选题：
‌下列属于CycloneII配置器件得是      。‏
选项：
A: EPCS
B: ROM 
C: EEPRM
D: Flash
答案: 【 EPCS】

6、单选题：
​CPLD是基于         的可编程结构。‌
选项：
A: 乘积项
B: 加法项
C: 减法项
D: 除法项
答案: 【 乘积项】

7、单选题：
​LatticeFPGA/CPLD集成开发环境是     。‌
选项：
A: isplever 
B: EDK
C: ISP
D: IP 
答案: 【 isplever 】

8、单选题：
‏MegaCore的含义是      。‌
选项：
A: 宏功能模块
B: IP核开发伙伴组织
C: 软盒
D: 硬盒
答案: 【 宏功能模块】

9、多选题：
‍下列属于CPLD优点的是         。‌
选项：
A: 不采用分段互连方式
B: 有较大的时间可预测性
C: 具有很宽的输入结构
D: 功耗小
答案: 【 不采用分段互连方式;
有较大的时间可预测性;
具有很宽的输入结构】

10、多选题：
‏下列有关Altera与Xilinx的FPGA的说法真确的有     。‌
选项：
A: 结构不同
B: RAM的使用不同
C: 基本单元不同
D: 布线不同
答案: 【 结构不同;
RAM的使用不同;
基本单元不同;
布线不同】

11、多选题：
‏Altera的FPGA的配置芯片有    。‏
选项：
A: EPCS1
B: EPCS4
C: EPCS16
D: EPCS5
答案: 【 EPCS1;
EPCS4;
EPCS16】

12、多选题：
‎下列属于JTAG引脚的是     。‍
选项：
A: TDI  
B: TDO
C: TMS
D: TCK
答案: 【 TDI  ;
TDO;
TMS;
TCK】

13、判断题：
‎与Altera、 ×ilin×、Lattice公司相比较Actel的FPGA的安全性更高。‌
选项：
A: 正确
B: 错误
答案: 【 正确】

14、判断题：
‎Altera的FPGA支持ISP。‏
选项：
A: 正确
B: 错误
答案: 【 错误】

15、判断题：
‍PLA运行速度比PAL快。‌
选项：
A: 正确
B: 错误
答案: 【 错误】

16、判断题：
‌反熔丝是可重复编程的。‍
选项：
A: 正确
B: 错误
答案: 【 错误】

17、判断题：
‌LE只能通过“与”的方式级联。‍
选项：
A: 正确
B: 错误
答案: 【 错误】

18、判断题：
‌宏功能模块就是Altera自行开发的软盒。‎
选项：
A: 正确
B: 错误
答案: 【 错误】

19、判断题：
​Xilinx 的FPGA不包含乘法单元。​
选项：
A: 正确
B: 错误
答案: 【 错误】

20、判断题：
‎CycloneII支持自动CRC检测。‌
选项：
A: 正确
B: 错误
答案: 【 正确】

第3章Verilog的基础知识测验

1、单选题：
​HDL的英语全称是       。‍
选项：
A: Hardware Description Language 
B: Hardware  Design  Language
C: High  Description Language 
D: High Device Logic
答案: 【 Hardware Description Language 】

2、单选题：
‏HDL的含义是      。‎
选项：
A: 硬件设计语言
B: 硬件描述语言
C: 电子设计自动化 
D: 电路设计语言
答案: 【 硬件设计语言】

3、多选题：
‍目前广泛使用的HDL语言是     。​
选项：
A: VHDL
B: Verilog HDL
C: SystemVerilog 
D: System C 
答案: 【 VHDL;
Verilog HDL】

4、多选题：
‎EDA工程的设计方法有      。‍
选项：
A: 自顶向下
B: 自顶向下
C: 从左到右
D: 从右到左
答案: 【 自顶向下;
自顶向下】

5、多选题：
​HDL的功能有     。​
选项：
A: 描述电路的连接
B: 描述电路的功能
C: 描述电路的时序
D: 表达具有并行性
答案: 【 描述电路的连接;
描述电路的功能;
描述电路的时序;
表达具有并行性】

6、多选题：
‎Verilog HDL的描述电路的方式有     。‍
选项：
A: 行为或算法级
B: 数据流级       
C: 门级
D: 开关级 
答案: 【 行为或算法级;
数据流级       ;
门级;
开关级 】

7、判断题：
‌Verilog允许设计者在一个模块只使用一种抽象层次。‏
选项：
A: 正确
B: 错误
答案: 【 错误】

8、判断题：
‌在利用Verilog描述电路时，抽象的层次越高，那么设计的灵活性和工艺无关性就越强。‏
选项：
A: 正确
B: 错误
答案: 【 正确】

9、判断题：
‌ 在模块引用block  flot_a (e,f,g,h)中 block是实例名。‎
选项：
A: 正确
B: 错误
答案: 【 错误】

10、判断题：
​已知模块的定义为‌​  module TFF(q, clk, reset);‌​    output  q; ‌​    input clk, reset;‌​    wire d;‌​    DFF dff0(q, d, clk, reset); ‌​    not n1(d, q); ‌​ endmodule‌​则语句output  q;说明q为输入端。‌​‌
选项：
A: 正确
B: 错误
答案: 【 错误】

11、判断题：
‌模块是VerilogHDL的功能块。‌
选项：
A: 正确
B: 错误
答案: 【 正确】

12、判断题：
​在进行EDA设计方面Verilog HDL比VHDL先进。‎
选项：
A: 正确
B: 错误
答案: 【 错误】

13、判断题：
‌Verilog H